【资料图】
1、整个设计中只有一个全局时钟成为同步逻辑。
2、只有时钟脉冲同时到达各记忆元件的时钟端，才能发生预期改变。
3、多时钟系统逻辑设计成为异步逻辑。电路状态改变由输入信号引起
4、希望我的回答对你有所帮助
5、如有其他问题，可以继续追问，您的采纳是我前进的动力！
本文到此讲解完毕了，希望对大家有帮助。
关键词：
【资料图】
